JP08031951 A

FERROELECTRIC THIN FILM CAPACITOR AND ITS MANUFACTURE


TEXAS INSTR INC <TI>


Inventor(s):NISHIOKA YASUKUNI

Application No. 06159966 JP06159966 JP, **Filed** 19940712,**A1 Published** 19960202**Published** 19960202

Abstract: PURPOSE: To reduce the leakage current and to improve the yield, by forming a first crystal ferroelectric thin film, stacking a second ferromagnetic thin film which is considerably thin compared to the first film, and burying them in cavity parts formed between crystal particles.

CONSTITUTION: A method for restoring defects by cavities in a (Ba, Sr) TiO₃(BST) film 4 as a first crystal ferroelectric thin film by stacking a SrTiO₃(STO) film 5 as a second ferroelectric thin film is provided. Namely, the stack structure of the BST film 4 and the amorphous STO film 5 thinner than the film 4 is contained. Consequently, insulating ability between the capacitor of DRAM and the like and upper/lower electrodes (Pt) 3 becomes superior and an initial short-circuiting defect can be reduced while leakage current is suppressed. Besides, effect can be improved by crystallizing the amorphous STO film 5.





(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-31951

(43)公開日 平成8年(1996)2月2日

(51) Int.Cl.6

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 21/8242 27/108 27/04

H01L 27/10

325 J

27/ 04

С

審査請求 未請求 請求項の数13 OL (全 12 頁) 最終頁に続く

(21)出願番号

(22)出願日

特願平6-159966

平成6年(1994)7月12日

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 13500

(72)発明者 西岡 泰城

茨城県つくば市御幸が丘17番地 テキサ

ス・インスツルメンツ筑波研究開発センタ

一内


(74)代理人 弁理士 浅村 皓 (外3名)

(54) 【発明の名称】 強誘電体薄膜キャパシタ及びその製造方法

(57)【要約】

【目的】 本発明の目的はULSIに応用できるほどの 歩留りを確保できる強誘電体薄膜キャパシタの製造方法 を提供することにある。

【構成】 本発明の一態様においては、キャパシタ用誘電体としての第1の強誘電体薄膜の形成後に非常に薄い第2の強誘電体薄膜を堆積して結晶粒の間に発生する空洞部を埋め込むことによって、リーク電流が小さく歩留りが高いキャパシタを形成する。他の態様においては、空洞部に絶縁層を埋め込む。



【特許請求の範囲】

【請求項1】 第1の結晶強誘電体薄膜と該第1の薄膜 より薄い第2の強誘電体薄膜の積層構造を含む強誘電体 薄膜キャパシタ。

【請求項2】 前記第2の強誘電体薄膜は前記第1の強誘電体薄膜と異なる材質により構成されている特許請求の範囲第1項の強誘電体薄膜キャパシタ。

【請求項3】 前記第2の強誘電体薄膜は非晶質である 特許請求の範囲第1項の強誘電体薄膜キャパシタ。

【請求項4】 前記第2の強誘電体薄膜を堆積した後に、該第2の強誘電体薄膜をエッチング除去した後酸化性雰囲気中で熱処理する工程により形成する特許請求の範囲第1項の強誘電体薄膜キャパシタ。

【請求項5】 前記第2の強誘電体薄膜は非晶質から結晶化して形成される特許請求の範囲第1項の強誘電体薄膜キャパシタ。

【請求項 6 】 前記第 1 および第 2 の強誘電体薄膜は $(Ba, Sr) TiO_3$ 、 $SrTiO_3$ 、 $BaTiO_3$ 、 (Pb, La) ($Zr, Ti)O_3$ 、 $Pb(Zr, Ti)O_3$ 、 $PbTiO_3$ の材料から選ばれた一つ、或るいはこれらの材料を含む特許請求の範囲第 1 項の強誘電体薄膜キャパシタ。

【請求項7】 強誘電体薄膜を有するキャパシタにおいて、該強誘電体の結晶粒界が該強誘電体と異なる絶縁性酸化膜によって覆われていることを特徴とする強誘電体薄膜キャパシタ。

【請求項8】 強誘電体薄膜を有するキャパシタにおいて、該強誘電体の下地電極としてTiN膜が形成されていることを特徴とする強誘電体薄膜キャパシタ。

【請求項9】 強誘電体薄膜を有するキャパシタであって、強誘電体薄膜の形成後に該薄膜の結晶粒の間に発生する空洞部に絶縁材料を埋め込む工程を含むキャパシタの製造方法。

【請求項10】 前記絶縁層の形成後、この絶縁層を更にエッチバックする工程を含む特許請求の範囲第9項のキャパシタの製造方法。

【請求項11】 前記絶縁層は、前記強誘電体薄膜の下地の材料からの拡散現象によって形成されていることを含む特許請求の範囲第9項のキャパシタの製造方法。

【請求項13】 前記絶縁層は、それぞれSi、Ta、Ti、Zr、Hf、Sc、Y、V、Nbの酸化物から選ばれた一つ、或は、これらを含む特許請求の範囲第9項のキャパシタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置技術に関し、特に半導体メモリに適用した場合、リーク電流が小さく歩留りの高い強誘電体薄膜キャパシタに関するものである。

[0002]

【従来技術】従来の半導体装置の高集積化を図る際、その構成要素の微細化が進んでいるが、微細かつ高容量のキャパシタを必要とするダイナミック・メモリ(DRAM)において、比誘電率が極めて大きい強誘電体の薄膜の利用が注目されている。例えば、(P. J. Bhattachary a 等、 Jpn. J. Appl. Phys. Vol. 32 (1993) pp. 4103-4106)等が先行技術として考えられる。

[0003]

【発明が解決しようとする課題】ところが、上述のBhat tacharya等の開示によると、Pt基板上に(Ba, Sr)TiO3 (以下、「BST」と略称する。)膜を形成したところ、この膜の結晶は柱状に成長して、高い比誘電率約300を確保できることが分かっている。しかしながら、これらの薄膜を用いてキャパシタを形成したところ、非常に絶縁性の優れたキャパシタを形成できる一方、リーク電流の大きいものまたは初期短絡不良のものが多く、DRAM等の超LSIの量産に適する程度の歩留りを確保には十分でなかった。この原因を詳細に検討した結果、結晶粒界に空洞が発生している事実を発見した。本発明の目的の一つは超LSIに応用できる程度の歩留りを十分確保できるキャパシタ及びその製造方法を提供することにある。

【0004】また、半導体装置、特にDRAMでは小面積のキャパシタが必要になっている。これらのキャパシタを実現するため、きわめて比誘電率の大きい(Ba, Sr) TiO_3 や Pb(Zr, Ti) O_3 等の強誘電体薄膜が注目されている。しかしながら、これらの薄膜を用いてキャパシタを形成したところ、非常に絶縁性の優れたキャパシタを形成できる一方、リーク電流の大きいものまたは初期短絡不良のものが多く、DRAM等のULSIに応用できるほどの歩留りを確保できなかった。本発明の目的の一つはULSIに応用できるほどの歩留りを確保できるキャパシタ及びその製造方法を提供することにある。

[0005]

【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の如くである。すなわち、キャパシタ用誘電体としての第1の強誘電体薄膜の形成後に、これに比して非常に薄い第2の強誘電体薄膜を堆積して、結晶粒の間に発生する空洞部を埋め込むことによって、リーク電流が小さく歩留りが高いキャパシタを形成するのである。又、他の態様においては強誘電体薄膜の形成後に発生する結晶粒の間の空洞部に絶縁層を埋め込むことによって、リーク電流が小さく歩留りが高いキャパシタ用強誘電体薄

膜を形成するものである。

[0006]

【作用】上述の発明によれば、DRAM等のキャパシタと上部及び下部電極間の絶縁性に優れ且つリーク電流を抑えつつ初期短絡不良を低減させることが可能となる。この結果、DRAMの強誘電体キャパシタに蓄積された電荷のリークを最小限にできるので、従来に比してリフレッシュ・サイクルを長期にするか、同様のリフレッシュ・サイクルを保持した場合、メモリ・セルの面積を小さくできるため、歩留まりが向上し、量産性に適した半導体メモリ装置を提供することが可能となる。

[0007]

【実施例】先ず本発明の一態様を図1乃至図12を参照 して説明する。本態様の前提を説明する図1において、 酸化したシリコン基板1の上に接着層としてTiN膜2 をスパッタ法によって約50nm形成し、200nmの 膜厚のPt膜3をスパッタ法によって形成する。その 後、BST膜4をBSTセラミックスのターゲット材を 用いてO2/Ar混合ガス中で約200nmの膜厚に堆 積する。その際、基板温度は約650℃で膜形成を行な い、結晶化したBST膜4を成長させる。これは、50 0℃以下で形成される非晶質BSTの比誘電率が約30 と、結晶化したBSTの比誘電率約300に比べて小さ いためである。最後に、Ptの上部電極を形成すること でキャパシタが構成される。このキャパシタの電気的特 性を評価した結果、この結晶BST膜は初期絶縁破壊に よる故障が多く、超LSI用のキャパシタとしての十分 な歩留りを確保できないことが分かった。このBST膜 の透過型電子顕微鏡を用いた解析や電気的特性の詳しい 解析の結果、図1に示すようにBST膜の初期絶縁破壊 はBST膜5の結晶粒界に発生している空洞による可能 性が高いことが理解できる。この空洞部に上部電極Pt 膜をスパッタ法により形成する際、Ptが侵入し上部電 極と下部電極が短絡することが原因と推測できる。従っ て、本発明の一態様においては、この強誘電体薄膜を多 層化し該空洞を埋めることにより上記欠陥を修復するこ

【0008】次に、本発明の第1の実施例の概念を図1及び図2を参照して説明する。実施例1は、BST膜4の空洞による欠陥をSrTiO3(STO)を積層して欠陥を修復する方法である。図1の構造を形成した後、約400℃の基板温度で非晶質のSTO膜5を約10nm以下の膜厚でBST膜4上に形成した。その後にPt上部電極をスパッタ法により約200nm程形成する。これは、従来のリソグラフィ法によりキャパシタ製造を用いることができる。また、BST膜4は結晶化しており、その比誘電率は約300であったが、STO膜5の比誘電率は約20と小さく。そのため、この積層構造では静電容量はBST膜4の単層構造に比べて約25%減少する。しかしながら、この多層化によって膜のリーク

電流は約2桁程度改善することができ、かつ、BST膜 4の空洞によると思われる初期絶縁破壊率は著しく減少 するのでキャパシタの歩止りがより改善するのである。 本発明の効果は、多層化される強誘電体薄膜を互いに異 なる材質によって形成してもよく、異なる材質によって 形成した場合、特に効果が高いことも理解できるであろ う。

【0009】本発明は、この非晶質STO膜を結晶化させることによって、更に効果を向上させることができる。すなわち、この非晶質STO膜を形成した後、650℃の酸素中で加熱すれば結晶化が起こり、比誘電率が約150に増加させることができるので、キャパシタ全体の静電容量の減少は、約10%に抑えられる。また、歩留りの向上にも寄与することができる。

【0010】次に、本発明の他の実施例を図3および図 4に示す。本実施例では、結晶化したPb(Zr,T i) O₃膜 (PZT) の上に非晶質のSTOを堆積す る。図3に示すように、酸化したシリコン基板1の上に 接着層としてTiN膜2をスパッタ法によって約50n m形成し、更に、200nmの膜厚のPt3をスパッタ 法によって形成する。その後、結晶化したPZT膜6を ゾルゲル法によって形成する。この工程では、通常P b、Zr、Ti等の有機金属を有機溶媒に溶かしスピン コート法等で、Pt膜3の上に約200mmの膜厚とな るように堆積することができる。その後、約150℃程 度の温度でベークし、有機溶剤や水分を取り除く、更 に、非晶質の膜を結晶化させるために650℃の酸素雰 囲気中で熱処理する。しかしながら、このPZT膜6は 結晶化の際、収縮するので結晶粒界には、図3に示すよ うな空洞が生じることとなる。その後、図4に示すよう に約400℃の基板温度で非晶質のSTO膜7を約10 nm以下の膜厚でPZT膜6上に形成する。その後、P t 上部電極をスパッタ法により約200nm程形成して から、従来のリソグラフィ法によりキャパシタを形成す る。PZT膜6は既に結晶化しており、その比誘電率は 約600であったが、非晶質STO膜5の比誘電率は約 20と小さく。そのため、この積層構造では静電容量は PZT膜6の単層構造に比べて約60%減少することが 分かる。しかしながら、この多層化によって膜のリーク 電流は約3桁改善し、かつP2T膜6の空洞によると思 われる初期絶縁破壊率は著しく減少する。よってキャパ シタ形成に関する歩留まりが改善することが可能とな

【0011】本発明は、非晶質STO膜を結晶化させることによってさらに効果を著しく向上することが理解できる。すなわち、この非晶質STO膜を形成した後に650℃の酸素雰囲気中で加熱すれば結晶化が起こり、比誘電率が約150に増加しキャパシタ全体としての静電容量の減少は、約20%に抑えることができる。また、歩留りに対する悪影響もない。

【0012】更に、本発明の他の実施例を図5および図 6に示す。上記実施例では、結晶化したBST膜または PZT膜の上に非晶質のSTOを堆積することによっ て、強誘電体の特性を向上させた。しかしながら、比誘 電率が比較的小さいSTO膜を利用するより、さらに比 誘電率の高い非晶質のBST膜を利用すれば、キャパシ タの静電容量の減少を抑えつつ特性の改善が達成でき る。図5に別の強誘電体薄膜を示す。先ず、酸化したシ リコン基板1の上に接着層としてTiN膜2をスパッタ 法によって約50 n m 形成し、次に、200 n m の 膜厚 のPt3をスパッタ法によって形成する。その後、結晶 化した P Z T 膜 6 をゾルゲル法によって形成して膜を完 成させる。この工程は、通常Pb、Zr、Ti等の有機 金属を有機溶媒に溶かしスピンコート法等により、Pt 膜3上に約200mmの膜厚となるように堆積すること ができる。その後、約150℃程度の温度でベークし、 これら有機溶剤や水分を取り除く、更に、非晶質の膜を 結晶化させるために650℃の酸素雰囲気中で熱処理す る。しかしながら、このPZT膜6は結晶化の際、上述 の如く収縮し、結晶粒界に図3に示すような空洞が生じ る。図6は、強誘電体薄膜の断面を示す。空洞が生じた 表面に約500℃の基板温度で、非晶質のBST膜8を 約10nm以下の膜厚でPZT膜6の上に形成する。そ の後、Pt上部電極をスパッタ法により約200nm程 形成してから、従来のリソグラフィ法によりキャパシタ を形成する。その際、PZT膜6は既に結晶化してお り、その比誘電率は約600に達する。一方、非晶質の BST膜8の比誘電率はSTO膜の約20と比べて約3 0と比較的大きいため、この積層構造では、静電容量が PZT膜6の単層構造に比べて約30%減少に留まるこ とが分かる。更に、この多層化によって膜のリーク電流 は約3桁改善させることができ、且つ、PZT膜6の空 洞によると思われる初期絶縁破壊率は著しく減少させる ことが可能である。よって、キャパシタに関連する歩留 りを改善させることができる。

【0013】本発明は、この非晶質BST膜を結晶化させることによってさらに効果を著しく向上させることができる。すなわち、この非晶質STO膜を形成した後に650℃の酸素中で加熱したところ結晶化が起こり、比誘電率が約300に増加し全体としてのキャパシタの静電容量の減少は約10%に抑えることができ、かつ、歩留りの向上も可能となる。

【0014】同様の効果は、結晶BST膜の上部に非晶質のPZT膜を堆積しても見い出される。すなわち、非晶質のPZT膜の比誘電率は約40にもなるのでさらに静電容量の減少が少なく歩留りの高いキャパシタ用強誘電体薄膜が形成できる。

【0015】上記実施例では、第2の強誘電体が非晶質 あるいは結晶であっても、全体としての膜厚の増加が起 こるため、歩留りの改善は図れるものの、静電容量の減

少は避けることができない。この技術的課題を解消する べく別の実施例においては、第2の強誘電体をドライエ ッチング法により除去し、下地の強誘電体の空洞部のみ に第2の強誘電体を残すことができる。この実施例を図 7乃至図9に示す。酸化したシリコン基板1の上に接着 層としてTiN膜2をスパッタ法によって約50nm形 成し、更に、200nmの膜厚のPt3をスパッタ法に よって形成する。その後、結晶化したPZT膜6をゾル ゲル法によって形成する。この工程では通常Pb、Ζ r、Ti等の有機金属を有機溶媒に溶かしたスピンコー ト法等により、Pt膜3の上に約200nmの膜厚とな るように堆積することができる。その後、約150℃程 度の温度でベークし、有機溶剤や水分を取り除く、さら に、非晶質の膜を結晶化させるために650℃の酸素雰 囲気中で熱処理を施す。しかしながら、このPZT膜6 は、結晶化する際、図7に示す如く収縮した結晶粒界に 空洞が生じる。その後、図8に示すように約500℃の 基板温度で非晶質のSTO膜7を約10 n m以下の膜厚 でPZT膜6上に形成する。その後、図9に示すよう に、Aェプラズマ中で10nm相当エッチバックするこ とにより、PZT膜6の結晶粒界の空洞部分に選択的に 非晶質のSTO膜7を残すことができる。この際、Ar プラズマ中でのエッチバックにより下地のPZT膜中に 酸素空孔等の欠陥が生じるためリーク電流が著しく増大 するという問題がある。本実施例によれば、STO膜の エッチバック後に、この欠陥を修復できる程度の温度で 熱処理することにより、リーク電流の増加を防ぐことが できる。この方法によってPZT膜6の空洞によると思 われる初期絶縁破壊率は減少し、キャパシタの歩留りも 改善した。

【0016】本実施例では、キャパシタの静電容量の減少は起こらなかった。特に、PZT膜の結晶粒界部における空洞の大きさは、幅が数nm程度のものが多く、この空洞に比誘電率の低い絶縁膜を埋め込んでもキャパシタの静電容量の変化は無視できるレベルである。

【0017】上記実施例は、PZT膜の上に非晶質のBST膜を形成する方法について説明したが、同様な効果はBST膜の上に非晶質のPZT膜を形成しても得られる。

【0018】本発明の更に別の実施例は、第2の強誘電体のPZT膜をドライエッチング法により除去し、下地の強誘電体の空洞部にのみ第2の強誘電体を残すことができる。その実施例を図10乃至図12に示す。酸化したシリコン基板1の上に接着層としてTiN膜2をスパッタ法によって約50nm形成し、200nmの膜厚のPt3をスパッタ法によって形成する。その後、結晶化したBST膜4をゾルゲル法によって形成する。この工程は、通常Ba、Sr、Ti等の有機金属を有機溶媒に溶かしたスピンコート法等により、Pt膜3の上に約200nmの膜厚となるように堆積する。その後、約15

0℃程度の温度でベークし有機溶剤や水分を取り除く、 更に、非晶質の膜を結晶化させるために650℃の酸素 雰囲気中で熱処理する。しかしながら、このBST膜4 は結晶化の過程で収縮し結晶粒界に図10に示すような 空洞が生じる。その後、図11に示すように約500℃ の基板温度で非晶質のPZT膜9を約10nm以下の膜 厚でBST膜4上に形成する。図12に示すように、そ の後、Aェプラズマ中で10 n m相当エッチバックする と、ちょうどBST膜4の結晶粒界の空洞部分に選択的 に非晶質のPZT膜9を残すことができる。その際、A rプラズマ中でのエッチバックにより下地のBST膜中 に酸素空孔等の欠陥が生じリーク電流が著しく増大する という問題があった。そのため、本実施例においては、 PZT膜のエッチバック後、この欠陥を修復できる程度 の温度で熱処理することにより、リーク電流の増加を防 ぐことができる。この方法によってBST膜4の空洞に よると思われる初期絶縁破壊率は著しく減少しキャパシ タの歩留りも改善した。

【0019】本実施例においても、キャパシタの静電容量の減少は起こらなかった。本発明は、BST以外の強誘電体材料に関しても適応させることができる。すなわち、上記実施例の強誘電体薄膜を $SrTiO_3$, $BaTiO_3$, (Pb, La) ($Zr, Ti)O_3$, Pb ($Zr, Ti)O_3$, $Zr, Ti)O_3$, Zr, Ti

【0021】なお、以上の説明では主として本発明者によってなされた発明をその背景となるDRAM用キャパシタ誘電膜に適用した場合について説明したが、これに限定されず、例えば、疑似SRAM用のキャパシタやワード線昇圧用コンデンサのキャパシタ等の半導体集積回路装置に適用することも可能である。

【0022】次に本発明の他の態様を図13万至図29を参照して説明する。本態様の前提を説明する図13は、酸化したシリコン基板101上に接着層としてTi膜103をスパッタ法によって約50nm形成し、200nmの膜厚のPt膜104をスパッタ法によって形成した後、BST膜105をBSTセラミックスのターゲット材を用いて O_2 /Ar混合ガス中で約200nmの膜厚に堆積した構造を示す。その際、基板温度は約650℃で膜形成を行ない、結晶化したBST膜105を成長させる。500度℃以下で形成される非晶質BSTの比誘電率が約18と、結晶化したBSTの比誘電率約300に比べて小さい。最後に、Ptの上部電極を形成してキャパシタを形成する。その電気的特性は、結晶BS

T膜の初期絶縁破壊による落ちこぼれが多いために、ULSI用のキャパシタとして十分な歩留りを確保できないことが分かる。このBST膜の透過型電子顕微鏡を用いた解析や電気的特性の詳しい解析の結果、図13に示すようにBST膜の初期絶縁破壊がBST膜105の結晶粒界に発生している空洞による可能性が高いことが分かった。この空洞部に上部電極Pt膜をスパッタ法により形成する際、Ptが侵入し上部電極と下部電極が短絡するのである。したがって、本発明のこの態様においては半導体装置のキャパシタ部の空洞を絶縁膜で埋めることによりBST膜の歩留りを向上させる。

【0023】図14及び図15を用いて本発明の一実施 例(第6実施例)を説明する。図14は、酸化したシリ コン基板101上に接着層としてTi膜103をスパッ タ法によって約50nm形成し、200nmの膜厚のP t 104をスパッタ法によって形成した構造を示す。そ の後、BST膜105をBSTセラミックスターゲット を用いてO2/Ar混合ガス中で約200nmの膜厚に 堆積した。そのさいの基板温度は約650℃に保ちBS T膜105を結晶化させる。本実施例においては、BS T膜105の空洞をスピンオングラス(SOG)と呼ば れるシリコンの酸化物で埋める。液体である、SOGの 前駆体をスピナー(回転塗付器)を用いて回転速度10 00~5000 rpmでウエハ全面にコートする。その 後、溶剤を蒸発させるため、100~200℃(溶剤の 沸点によって異なる。)でベークした後、最後に350 ~450℃でファイナルキュアを行う。図14に、その 結果ほとんどSiO2に近い組成のSOG膜106がB ST膜105の空洞を埋める形で形成される構造を示 す。図15は、その後、約1%に希釈した沸化水素酸 (HF) でSOG膜106の膜厚相当分をエッチング除 去して、空洞部がSOG膜106で埋った構造を示す。 図14には、空洞を誇張して大きく描いてあるが、実際 は数nm程度以下の大きさであり、エッチングの際、空 洞部にSOGを残すことは容易である。この構造を形成 した後にPt上部電極107をスパッタ法により約20 Onm程形成してから、公知のリソグラフィ法によりキ ャパシタを形成する。この方法で形成したキャパシタの 歩留りは非常に高く将来のDRAM用キャパシタとして 十分な歩留りを可能とできる。また、実効的な比誘電率

【0024】また、本実施例においてSOGのエッチングは、ウエット法によって行なったが、ドライエッチング法によっても同様な効果が得られる。

も約300と非常に大きい。

【0025】図16及び図17は、本発明の別の実施例を示す。上記第6実施例と同様の方法でBST膜105を形成する。そして、約450で有機オキシシラン、例えば $Si(OC_2H_5)_4$ を用いて酸化膜108をAr/ O_2 雰囲気中のプラズマCVDで形成する。通常、この酸化膜をTEOS膜と呼ぶ。図16は、その結果ほ

とんどSi O。に近い組成のTEOS膜108がBST 膜105の空洞を埋める形で形成される断面図を示す。 その後、図17に示すように、約1%に希釈した沸化水 素酸(HF)でTEOS膜108の膜厚相当分エッチン グ除去する。空洞部がTEOS膜108で埋った構造が 形成される。その際、BST膜等の強誘電体薄膜の多く は、HFによってエッチングされないため、BST膜に 損傷を与えることはない。この構造を形成した後にPt 上部電極107をスパッタ法により約200mm程形成 してから、公知のリソグラフィ法によりキャパシタを形 成する。この方法で形成したキャパシタの歩留りは非常 に高く将来のDRAM用キャパシタとして十分な歩留り を実現できる。また、実効的なBST膜の比誘電率も約 300と非常に大きいことも確認できた。本実施例にお いてSOGのエッチングはウエット法によって行なった が、ドライエッチング法によっても同様な効果を奏す

【0026】図18及び図19は、本発明の更に別の実 施例を示す。上記実施例と同様な方法でBST膜105 を形成し、常圧CVD法を用いて約300から500℃ の温度範囲でモノシラン(SiH₄)を酸素中で反応さ せ、図18に、BST膜105の上にCVD酸化膜11 Oを堆積させた構造を示す。その結果ほとんどSi O₂ に近い組成のCVD酸化膜110がBST膜105の空 洞を埋める形で形成される。このCVD酸化膜110の 膜厚相当分、ドライエッチング法により削り取る。この 場合、CVD酸化膜110のエッチングガスとしては従 来の酸化膜用のエッチングガス例えばCF4/H2混合 ガス、CHF₃、CHF₃/SF₆/He等の混合ガス を用いればよい。これらの、エッチングガスを用いれば CVD酸化膜110のエッチングのBST膜105に対 してエッチング速度の選択比を非常に大きくとれるた め、図19に模式的に示すようにBST膜105に損傷 を与えることなしに、空洞部に選択的にCVD酸化膜1 10を残すことができる。本実施例では、CVD酸化膜 110をドライエッチング法によって除去する方法につ いて述べたが、上記実施例に示したようなウエット法を 利用してもよい。その後、Р t 上部電極107をスパッ タ法により約200nm程形成してから、公知のリソグ ラフィ法によりキャパシタを形成する。この方法で形成 したキャパシタの歩留りは非常に高く将来のDRAM用 キャパシタとして十分な歩留りを可能とする。また、実 効的な比誘電率も約300と非常に大きい。

【0027】図20及び図21は、本発明の更に別の実施例を開示する。第6実施例と同様な方法でBST膜105を形成し、減圧CVD法を用いて約300から500℃の温度範囲で、例えば、テトライソプロポキシチタンTi($i-OC_3H_7$) $_4$ と酸素を反応させ、BST膜105の上にCVD $-TiO_2$ 膜111を堆積させる構造を図20に示す。その結果、ほとんど TiO_2 に近

い組成のTiO2膜111がBST膜105の空洞を埋 める形で形成される。このCVD-TiO2膜111の 膜厚相当分、ドライエッチング法により削り取る。この 場合、CVD-TiO₂膜111のエッチングガスとし ては従来の酸化膜用のエッチングガス例えばCF4/H ₂混合ガス、CHF₃、CHF₃/SF₆/He等の混 合ガスを用いればよい。これらの、エッチングガスを用 いればCVD-TiO2膜111のエッチングのBST 膜105に対して選択比を非常に大きくとれるため図2 1に模式的に示すように空洞部に選択的にCVD-Ti O₂膜111を残すことができる。その後、Ptの上部 電極107をスパッタ法により約200mm程形成して から、従来のリソグラフィ法によりキャパシタを形成す る。この方法で形成したキャパシタの歩留りは非常に高 く将来のDRAM用キャパシタとして十分な歩留りを実 現できる。また、実効的な比誘電率も約300と非常に 大きい。

【0028】本実施例は、TiO2膜111を形成する 際CVD法を用いて本実施例の概念を説明したが、その 他、ゾルゲル法を用いてもよく、TiO。膜の形成方法 として、テトライソプロポキシチタンTi(i-OC3 H₇) 4 等の有機金属を有機溶媒、メトキシエタノール (Ch₃OCH₂CH₂OH)、酢酸(CH₃COO H)、或は、ブタノール (C₄ H₉ OH) 等の有機溶媒 を用いて希釈し前駆体を形成し、これをスピンコート法 等でBST膜の上に形成しても同様な効果が得られる。 また、ここではBST膜の空洞を埋めるためにTiO2 膜を利用したが、ZrO2、HfO、ScO、Y ₂O₃、V₂O₅及びNb₂O₅等を利用しても良い。 例えば、ZrO₂ 膜を形成するために、Zr (OCH₃ H₇)₄或はZr(OCH₄H₉)₄等をCVD法やゾ ルゲル法でZrO₂膜を形成してBST膜の空洞を埋め てもよい。

【0029】本発明の他の実施例を図22及び図23に 示す。第6実施例と同様の方法でBST膜105を形成 し、その後、減圧CVD法を用いて約400から500 ℃の温度範囲で、例えば、タンタルペントエトキシTa 2 (i-OC₃ H₇)₅と酸素を反応させ、BST膜1 05の上にCVD-Ta₂O₅膜112を堆積させる。 図22に、ほとんどTa2O5に近い組成のTa2O5 膜112がBST膜105の空洞を埋める形で形成され る構造を示す。このTa₂ O₅ 膜112の膜厚相当分、 ドライエッチング法により削り取る。この場合、Ta2 O₅ 膜112のエッチングガスとしては従来の酸化膜用 のエッチングガス例えばCF4/H2混合ガス、CHF a、CHFa/SF₆/He等の混合ガスを用いればよ い。これらの、エッチングガスを用いればTa2O5膜 112のエッチングのBST膜105に対して選択比を 非常に大きくとれるため図23に模式的に示すように空 洞部に選択的にTa2O5膜112を残すことができ

る。その後、Pt上部電極107をスパッタ法により約200nm程形成してから、従来のリソグラフィ法によりキャパシタを形成した。この方法で形成したキャパシタの歩留りは非常に高く将来のDRAM用キャパシタとして十分な歩留りを実現できる。また、実効的な比誘電率も約300と非常に大きい。

【0030】本実施例においては、 Ta_2O_5 膜 112 を形成する際CVD法を用いて本実施例の概念を説明したが、そのほか、スパッタ法を用いてもよい。通常は Ta_2O_5 膜のスパッタ形成は約10%の酸素を含んだAr中で行なえば、容易に実現できる。

【0031】次に、本発明の別の実施例を図24及び図 25を参照して説明する。図24に示すように、第6実 施例と同様な方法でBST膜105を形成し、その後、 スパッタ法を用いて約400から500℃の温度範囲 で、約10%の酸素を含むアルゴンガス中で酸化ハフニ ウム酸化膜HfO膜113を形成する。その結果ハフニ ウムHfO膜113がBST膜105の空洞を埋める形 で形成される構造を図24に示す。このハフニウム酸化 膜HfO膜113の膜厚相当分、ドライエッチング法に より削り取る。この場合、ハフニウム酸化膜113のエ ッチングガスとしては、公知の酸化膜用のエッチングガ ス例えばCF₄ / H₂ 混合ガス、CHF₃、CHF₃ / SF₆/He等の混合ガスを用いればよい。これらの、 エッチングガスを用いればハフニウム酸化膜膜113の エッチング速度のBST膜105に対して選択比を非常 に大きくとれるため図25に模式的に示すように空洞部 に選択的にハフニウム酸化膜113を残すことができ る。その後、Pt上部電極107をスパッタ法により約 200nm程形成してから、公知のリソグラフィ法によ りキャパシタを形成した。この方法で形成したキャパシ タの歩留りは非常に高く将来のDRAM用キャパシタと して十分な歩留りを実現できる。また、実効的な比誘電 率も約300と非常に大きい。

【0032】本実施例においては、ハフニウム酸化膜HfO膜113を形成する際スパッタ法を用いて本実施例の概念を説明したが、そのほか、CVD法やゾルゲル法を用いてもよい。

【0033】図26及び図27は、本発明の別の実施例を示す。約650℃で30分程酸素雰囲気中で熱処理を行なうと、Pt膜104の下地の接着層Ti膜103(またはTiN)等からのTiがPt膜粒界を通して拡散し、空洞を覆う形で析出し、酸素中で酸化されTiO2膜114が形成される。この現象は、透過型電子顕微鏡をよる分析によっても確認できる。更に、空洞のない部分のBST膜105の結晶粒界をも覆う形で形成して電気的特性を評価したところ、キャパシタの初期絶縁不良だけでなく、通常問題になる結晶粒界を通してのリーク電流も減少している。この場合、BST膜105の比誘

電率は約300であり、本実施例の実施による比誘電率 の低下はない。

【0034】図28及び図29は、更に別の実施例を示 す。これまでの実施例においては、強誘電体BST膜1 05の下部電極としてPt膜104を利用したキャパシ タの製造方法について説明したが、Pt 膜は、ドライエ ッチングが非常に難しいことや、放射性不純物を含んで いてソフトエラーを引起こし易い等の問題で、ULSI 製造工程に強誘電体薄膜を導入する際の一つの障害とな っている。本実施例においては、このPt膜104を用 いないキャパシタの製造方法を説明する。図28に、実 施例6と同様な方法でBST膜105を直接接着層のT i N膜116の上に形成し、約650度Cで30分程酸 素雰囲気中で熱処理を行い、接着層TiN膜116から のTiがBST膜の結晶粒界を通して拡散し酸化され、 空洞および結晶粒界を覆う形で析出し、TiO2膜11 4および115が形成される構造を示す。図29は、上 記強誘電膜上に電極を形成した構造を示す。上記誘電膜 に析出する現象は、透過型電子顕微鏡による分析によっ て確認できる。これにより、Ptの上部電極107を形 成して電気的特性を評価したところ、キャパシタの初期 絶縁不良だけでなく、通常問題になる結晶粒界を通して のリーク電流も減少していることも分かった。この場合 もBST膜105の比誘電率は約100に減少し、実施 例6から12までのBST膜の比誘電率300の約3分 の1に減少した。これは、BST膜形成時の酸素プラズ マによってTiN116の表面に極めて薄いTiO2膜 117が形成されたことによると考えられる。しかしな がら、このBST膜105の絶縁破壊耐圧は約3倍に増 加する。従来、DRAM用キャパシタに用いられてきた 酸化膜/窒化膜の比誘電率が4から7程度なので、本実 施例による比誘電率100は有効な範囲である。

【0035】上記実施例は、BST以外の強誘電体材料に関しても適用できることは言うまでもない。すなわち、本発明における強誘電体薄膜は、SrTi〇₃、BaTiО₃、(Pb、La)(Zr、Ti)О₃、Pb(Zr、Ti)О₃、Pb(Zr、Ti)О₃、Pb(Zr、Ti)О₃、Pb (Zr、Ti)〇₃、Pb (Zr、Ti)〇₃、Pb (Zr、Ti)〇₃、Pb (Zr、Ti)〇₃、Pb でんでいても構わない。また、これらの膜の柱状結晶の成長を抑制するための挿入膜はこれら強誘電体を構成する元素またはその酸化物を含んでいても構わない。なお、本発明において強誘電体の薄膜の成長方法としてスパッタ法を例にとって説明したが、この成長方法としてスパッタ法を例にとって説明したが、この成長方法としててVD法、スピンコート塗付法を用いたゾルゲル法等を形成する場合は、通常非晶質の強誘電体を熱処理によって結晶化させる場合が多く本発明としての効果が著した。

【0036】なお、以上の説明では主として本発明者によってなされた発明をその背景となるDRAM用キャパシタ誘電膜に適用した場合について説明したが、これに

限定されず、例えば、疑似SRAM用のキャパシタやワード線昇圧用コンデンサのキャパシタ等の半導体集積回路装置に適用することも可能である。

[0037]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 次の通りである。

【0038】即ち、本発明においては、強誘電体薄膜を 積層したり、強誘電体薄膜の形成後に結晶粒の間に発生 する空洞部に絶縁層を埋め込むことによって、リーク電 流が小さく歩留りが高い強誘電体薄膜を形成することが 可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例である強誘電体キャパシ タの製造工程の要部中間工程の断面図である。

【図2】本発明の第1の実施例である強誘電体キャパシ タの製造工程の要部断面図である。

【図3】本発明の第2の実施例である強誘電体キャパシタの製造工程の中間工程の断面図である。

【図4】本発明の第2の実施例である強誘電体キャパシ タの製造工程の中間工程の要部断面図である。

【図5】本発明の第3の実施例である強誘電体キャパシ タの製造工程の中間工程の断面図である。

【図6】本発明の第3の実施例である強誘電体キャパシ タの製造工程の中間工程の断面図である。

【図7】本発明の第3の実施例である強誘電体キャパシ タの製造工程の要部断面図である。

【図8】本発明の第4の実施例である強誘電体キャパシタの製造工程の中間工程の断面図である。

【図9】本発明の第4の実施例である強誘電体キャパシタの製造工程の中間工程の断面図である。

【図10】本発明の第5の実施例である強誘電体キャパシタの製造工程の要部断面図である。

【図11】本発明の第5の実施例である強誘電体キャパシタの製造工程の中間工程の断面図である。

【図12】本発明の第5の実施例である強誘電体キャパシタの製造工程の要部断面図である。

【図13】本発明の前提を説明するための強誘電体 (BST) キャパシタ膜の断面である。

【図14】本発明の第6の実施例である強誘電体(BST)キャパシタ膜の中間工程の断面である。

【図15】本発明の第6の実施例である強強誘電体(BST)キャパシタの製造工程の要部断面図である。

【図16】本発明の第7の実施例である強誘電体(BST)キャパシタの中間製造工程の断面図である。

【図17】本発明の第7の実施例である強誘電体 (BST) キャパシタの要部断面図である。

【図18】本発明の第8の実施例である強誘電体 (BST) キャパシタの中間製造工程の断面図である。

【図19】本発明の第8の実施例である強誘電体 (BST) キャパシタの要部断面図である。

【図20】本発明の第9の実施例である強誘電体 (BST) キャパシタの中間製造工程の断面図である。

【図21】本発明の第9の実施例である強誘電体 (BST) キャパシタの要部断面図である。

【図22】本発明の第10の実施例である強誘電体(BST)キャパシタの中間製造工程の断面図である。

【図23】本発明の第10の実施例である強誘電体(BST)キャパシタの要部断面図である。

【図24】本発明の第11の実施例である強誘電体(BST)キャパシタの中間製造工程の断面図である。

【図25】本発明の第11の実施例である強誘電体(BST)キャパシタの要部断面図である。

【図26】本発明の第12の実施例である強誘電体(BST)キャパシタの中間製造工程の断面図である。

【図27】本発明の第12の実施例である強誘電体(BST)キャパシタの要部断面図である。

【図28】本発明の第13の実施例である強誘電体(BST)キャパシタの中間製造工程の断面図である。

【図29】本発明の第13の実施例である強誘電体 (BST) キャパシタの要部断面図である。


【符号の説明】

- 1 酸化したSi基板
- 2 TiN膜
- 3 Pt膜(下部電極)
- 4 結晶BST膜
- 5 非晶質STO膜
- 6 結晶PZT膜
- 7 非晶質STO膜
- 8 非晶質BST膜
- 9 非晶質PZT膜

【図1】

空海 -4 結晶 BST -3 Pt -2 TiN

【図2】




-3 Pt -2 TiN

~1 Si基板


【図3】 【図4】 -7 非晶質STO 6 結晶PZT -3 Pt -2 TiN - I Si基框 -- I Si基板 【図5】 【図6】 -6 結晶PZT 8 非品質BST .6 結晶PZT -3 Pt -2 TiN 〜 l Si基板 -ISI基板 【図7】 【図8】 6結晶PZT 7非品質STO -3 Pt 2 TiN -3 Pt -2 TiN - ISi基板 結晶PZT形成 - I Si基板 非晶質STO形成 【図9】 7非品質STO 【図10】 6PZT 4 結晶BST -2 TIN -3 Pt -2 TiN - I Si基板 STOエッチパック+Ogアニール _ iSi基板 【図11】 【図12】 9非品質PZT 4 結島BST

- I Si基板


【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




[図27]




【図29】



【図26】



【図28】



フロントページの続き

(51) Int. Cl. 6		識別記号	庁内整理番号	FI	技術表示箇所
H 0 1 L	21/822	•			
// C23C	28/00	В			
	30/00	A			
C 3 0 B	29/32	С	9261 — 4 G		

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成14年1月11日(2002.1.11)

【公開番号】特開平8-31951

【公開日】平成8年2月2日(1996.2.2)

【年通号数】公開特許公報8-320

【出願番号】特願平6-159966

【国際特許分類第7版】

H01L 21/8242 27/108 27/04 21/822 // C23C 28/00 30/00 C30B 29/32 [FI] H01L 27/10 325 J C23C 28/00 B 30/00 A C30B 29/32 C

【手続補正書】

H01L 27/04

【提出日】平成13年7月5日(2001.7.5)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 下部電極と、

前記下部電極上に形成された強誘電体薄膜であって、結晶化され、かつその結晶粒間の空洞が前記強誘電体薄膜の物質とは異なる物質で埋められている前記強誘電体薄

膜と、

前記強誘電体薄膜および前記異なる物質上に形成された上部電極を含む強誘電体薄膜キャパシタ。

【請求項2】 基板上に下部電極を形成し、

前記下部電極上に結晶化された第1強誘電体薄膜を形成 し、

前記第1強誘電体薄膜の厚さより薄い非結晶の第2強誘電体薄膜を、前記第1強誘電体薄膜上に形成して前記第 1強誘電体薄膜の結晶粒間の空洞を埋め、

前記第1および第2強誘電体薄膜上に上部電極を形成する工程を含む強誘電体薄膜キャパシタの製造方法。